Введение
Благодарности
От издательства
Глава 1. Становление и эволюция цифровой \r\r вычислительной техники\r\r Определение понятия «архитектура»
Уровни детализации структуры вычислительной машины
Эволюция средств автоматизации вычислений
Нулевое поколение (1492–1945) \r\r Первое поколение (1937–1953) \r\r Второе поколение (1954–1962) \r\r Третье поколение (1963–1972) \r\r Четвертое поколение (1972–1984) \r\r Пятое поколение (1984–1990) \r\r Шестое поколение (1990-)
Концепция машины с хранимой в памяти программой
Принцип двоичного кодирования \r\r Принцип программного управления \r\r Принцип однородности памяти \r\r Принцип адресности \r\r Фон-неймановская архитектура
Типы структур вычислительных машин и систем
Структуры вычислительных машин \r\r Структуры вычислительных систем
Перспективы совершенствования архитектуры ВМ и ВС
Тенденции развития больших интегральных схем \r\r Перспективные направления исследований в области архитектуры \r\r Контрольные вопросы
Глава 2. Архитектура системы команд \r\r Классификация архитектур системы команд
Классификация по составу и сложности команд \r\r Классификация по месту хранения операндов \r\r Регистровая архитектура \r\r Архитектура с выделенным доступом к памяти
Типы и форматы операндов
Числовая информация \r\r Символьная информация \r\r Логические данные \r\r Строки \r\r Прочие виды информации
Типы команд
Команды пересылки данных \r\r Команды арифметической и логической обработки\r\r SIMD-команды \r\r Команды для работы со строками \r\r Команды преобразования \r\r Команды ввода/вывода \r\r Команды управления системой \r\r Команды управления потоком команд
Форматы команд
Длина команды \r\r Разрядность полей команды \r\r Количество адресов в команде \r\r Выбор адресности команд \r\r Способы адресации операндов \r\r Способы адресации в командах управления потоком команд \r\r Система операций
Контрольные вопросы
Глава 3. Функциональная организация \r\r фон неймановской ВМ\r\r Функциональная схема фон-неймановской вычислительной машины
Устройство управления \r\r Арифметико-логическое устройство \r\r Основная память \r\r Модуль ввода/вывода
Микрооперации и микропрограммы
Способы записи микропрограмм \r\r Совместимость микроопераций
Цикл команды
Стандартный цикл команды \r\r Описание стандартных циклов команды для гипотетической \r\r машины \r\r Машинный цикл с косвенной адресацией \r\r Машинный цикл с прерыванием \r\r Диаграмма состояний цикла команды
Основные показатели вычислительных машин
Быстродействие
Критерии эффективности вычислительных машин
Способы построения критериев эффективности \r\r Нормализация частных показателей \r\r Учет приоритета частных показателей
Контрольные вопросы
Глава 4. Организация шин\r\r Типы шин
Шина «процессор-память» \r\r Шина ввода/вывода \r\r Системная шина
Иерархия шин
Вычислительная машина с одной шиной \r\r Вычислительная машина с двумя видами шин \r\r Вычислительная машина с тремя видами шин
Физическая реализация шин
Механические аспекты \r\r Электрические аспекты
Распределение линий шины
Выделенные и мультиплексируемые линии
Арбитраж шин
Схемы приоритетов \r\r Схемы арбитража
Протокол шины
Синхронный протокол \r\r Асинхронный протокол \r\r Особенности синхронного и асинхронного протоколов
Методы повышения эффективности шин
Пакетный режим пересылки информации \r\r Конвейеризация транзакций \r\r Протокол с расщеплением транзакций \r\r Увеличение полосы пропускания шины \r\r Ускорение транзакций \r\r Повышение эффективности шин с множеством ведущих
Надежность и отказоустойчивость
Стандартизация шин
Контрольные вопросы
Глава 5. Память\r\r Характеристики систем памяти
Иерархия запоминающих устройств
Основная память
Блочная организация основной памяти \r\r Организация микросхем памяти \r\r Синхронные и асинхронные запоминающие устройства \r\r Оперативные запоминающие устройства \r\r Постоянные запоминающие устройства \r\r Энергонезависимые оперативные запоминающие устройства \r\r Специальные типы оперативной памяти
Обнаружение и исправление ошибок
Стековая память
Ассоциативная память
Кэш-память
Емкость кэш-памяти \r\r Размер строки \r\r Способы отображения оперативной памяти на кэш-память \r\r Алгоритмы замещения информации в заполненной \r\r кэш-памяти \r\r Алгоритмы согласования содержимого кэш памяти \r\r и основной памяти \r\r Смешанная и разделенная кэш-память \r\r Одноуровневая и многоуровневая кэш-память \r\r Дисковая кэш-память
Понятие виртуальной памяти
Страничная организация памяти \r\r Сегментно-страничная организация памяти \r\r Организация защиты памяти
Внешняя память
Магнитные диски \r\r Массивы магнитных дисков с избыточностью \r\r Оптическая память \r\r Магнитные ленты
Контрольные вопросы
Глава 6. Устройства управления \r\r Функции центрального устройства управления
Модель устройства управления
Структура устройства управления
Микропрограммный автомат с жесткой логикой
Микропрограммный автомат с программируемой логикой
Принцип управления по хранимой в памяти микропрограмме \r\r Кодирование микрокоманд \r\r Обеспечение последовательности выполнения микрокоманд \r\r Организация памяти микропрограмм \r\r Пути повышения быстродействия автоматов микропрограммного управления
Контрольные вопросы
Глава 7. Операционные устройства \r\r вычислительных машин\r\r Структуры операционных устройств
Операционные устройства с жесткой структурой \r\r Операционные устройства с магистральной структурой
Базис целочисленных операционных устройств
Сложение и вычитание
Целочисленное умножение
Умножение чисел без знака \r\r Умножение чисел со знаком \r\r Умножение целых чисел и правильных дробей
Ускорение целочисленного умножения
Логические методы ускорения умножения \r\r Аппаратные методы ускорения умножения
Целочисленное деление
Деление с восстановлением остатка \r\r Деление без восстановления остатка \r\r Деление чисел со знаком
Ускорение целочисленного деления
Замена деления умножением на обратную величину \r\r Ускорение вычисления частичных остатков \r\r Алгоритм SRT \r\r Деление в избыточных системах счисления
Операционные устройства с плавающей запятой
Подготовительный этап \r\r Заключительный этап \r\r Сложение и вычитание \r\r Умножение \r\r Деление
Реализация логических операций
Контрольные вопросы
Глава 8. Системы ввода/вывода\r\r Адресное пространство системы ввода/вывода
Внешние устройства
Модули ввода/вывода
Функции модуля \r\r Структура модуля
Методы управления вводом/выводом
Программно управляемый ввод/вывод \r\r Ввод/вывод по прерываниям \r\r Прямой доступ к памяти
Каналы и процессоры ввода/вывода
Канальная подсистема
Контрольные вопросы
Глава 9. Основные направления в архитектуре \r\r процессоров \r\r Конвейеризация вычислений
Синхронные линейные конвейеры \r\r Метрики эффективности конвейеров \r\r Нелинейные конвейеры \r\r Конвейер команд \r\r Конфликты в конвейере команд \r\r Методы решения проблемы условного перехода \r\r Предсказание переходов \r\r Суперконвейерные процессоры
Архитектуры с полным и сокращенным набором команд
Основные черты RISC-архитектуры \r\r Регистры в RISC-процессорах \r\r Преимущества и недостатки RISC
Суперскалярные процессоры
Особенности реализации суперскалярных процессоров \r\r Аппаратная поддержка суперскалярных операций
Контрольные вопросы
Глава 10. Параллелизм как основа \r\r высокопроизводительных вычислений\r\r Уровни параллелизма
Параллелизм уровня задания \r\r Параллелизм уровня программ \r\r Параллелизм уровня команд
Метрики параллельных вычислений
Профиль параллелизма программы \r\r Ускорение, эффективность, загрузка и качество
Закон Амдала
Закон Густафсона
Классификация параллельных вычислительных систем
Классификация Флинна
Контрольные вопросы
Глава 11. Организация памяти вычислительных \r\r систем \r\r Память с чередованием адресов
Модели архитектуры памяти вычислительных систем
Модели архитектур совместно используемой памяти \r\r Модели архитектур распределенной памяти
Мультипроцессорная когерентность кэш памяти
Программные способы решения проблемы когерентности \r\r Аппаратные способы решения проблемы когерентности
Контрольные вопросы
Глава 12. Топологии вычислительных систем \r\r Метрики сетевых соединений
Функции маршрутизации данных
Перестановка \r\r Тасование \r\r Баттерфляй \r\r Реверсирование битов \r\r Сдвиг \r\r Сеть ILLIAC IV \r\r Циклический сдвиг
Статические топологии
Линейная топология \r\r Кольцевые топологии \r\r Звездообразная топология \r\r Древовидные топологии \r\r Решетчатые топологии \r\r Полносвязная топология \r\r Топология гиперкуба \r\r Топология k-ичного n-куба
Динамические топологии
Блокирующие и неблокирующие многоуровневые сети \r\r Шинная топология \r\r Топология перекрестной коммутации («кроссбар») \r\r Коммутирующие элементы сетей с динамической топологией \r\r Топология «Баньян» \r\r Топология «Омега» \r\r Топология «Дельта» \r\r Топология Бенеша \r\r Топология Клоша \r\r Топология двоичной n-кубической сети с косвенными связями 549\r\r Топология базовой линии
Контрольные вопросы
Глава 13. Вычислительные системы класса SIMD\r\r Векторные и векторно-конвейерные вычислительные системы
Понятие вектора и размещение данных в памяти \r\r Понятие векторного процессора \r\r Структура векторного процессора \r\r Структуры типа «память-память» и «регистр регистр» \r\r Обработка длинных векторов и матриц \r\r Ускорение вычислений
Матричные вычислительные системы
Интерфейсная ВМ \r\r Контроллер массива процессоров \r\r Массив процессоров
Ассоциативные вычислительные системы
Вычислительные системы с систолической структурой
Классификация систолических структур \r\r Топология систолических структур \r\r Структура процессорных элементов \r\r Пример вычислений с помощью систолического процессора
Вычислительные системы с командными словами сверхбольшой
длины (VLIW)
Вычислительные системы с явным параллелизмом команд (EPIC)
Контрольные вопросы
Глава 14. Вычислительные системы класса MIMD \r\r Симметричные мультипроцессорные системы
Архитектура SMP-системы
Кластерные вычислительные системы
Классификация архитектур кластерных систем \r\r Топологии кластеров
Системы с массовой параллельной обработкой (MPP)
Вычислительные системы с неоднородным доступом к памяти
Вычислительные системы на базе транспьютеров
Архитектура транспьютера
Вычислительные системы с обработкой по принципу волнового фронта
Контрольные вопросы
Глава 15. Потоковые и редукционные \r\r вычислительные системы \r\r Вычислительные системы с управлением вычислениями
от потока данных
Вычислительная модель потоковой обработки \r\r Архитектура потоковых вычислительных систем \r\r Статические потоковые вычислительные системы \r\r Динамические потоковые вычислительные системы \r\r Макропотоковые вычислительные системы \r\r Гиперпотоковая обработка
Вычислительные системы с управлением вычислениями по запросу
Контрольные вопросы
Заключение
Список литературы
Алфавитный указатель