Логическое проектирование и верификация систем на SystemVerilog
Книга посвящена SystemVerilog – языку описания аппаратуры, используемому для моделирования электронных систем. Разработчики SystemVerilog сделали его синтаксис похожим на синтаксис языка С, что упрощает его освоение. В современных подходах к проектированию аппаратуры проверка модели (верификация) не менее важна, чем ее разработка. SystemVerilog предлагает конструкции, позволяющие лучше отразить инженерный замысел в...
Издательство:
ДМК Пресс
Дата выхода: июнь 2019
![Литературное чтение 4кл [Итоговые контр.работы]](https://files.books.ru/pic/4265001-4266000/4265660/004265660.jpg)
Оставить комментарий